mirror of
https://github.com/AuxXxilium/linux_dsm_epyc7002.git
synced 2024-12-19 17:58:41 +07:00
drm/tegra: hdmi: Move register definitions into a table
After commit 07a8aab899 ("drm/tegra: hdmi: Trace register accesses"),
the debugfs register dump implementation causes excessive stack usage
and can result in build warnings. To fix this, move the register
definitions into a table and iterate over the table while dumping the
registers to debugfs.
Signed-off-by: Thierry Reding <treding@nvidia.com>
This commit is contained in:
Thierry Reding
parent
a40051c0fb
commit
fbfe16df30
@ -1225,12 +1225,182 @@ static const struct drm_encoder_helper_funcs tegra_hdmi_encoder_helper_funcs = {
|
||||
.atomic_check = tegra_hdmi_encoder_atomic_check,
|
||||
};
|
||||
|
||||
#define DEBUGFS_REG32(_name) { .name = #_name, .offset = _name }
|
||||
|
||||
static const struct debugfs_reg32 tegra_hdmi_regs[] = {
|
||||
DEBUGFS_REG32(HDMI_CTXSW),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_STATE0),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_STATE1),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_STATE2),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_RG_HDCP_AN_MSB),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_RG_HDCP_AN_LSB),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_RG_HDCP_CN_MSB),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_RG_HDCP_CN_LSB),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_RG_HDCP_AKSV_MSB),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_RG_HDCP_AKSV_LSB),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_RG_HDCP_BKSV_MSB),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_RG_HDCP_BKSV_LSB),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_RG_HDCP_CKSV_MSB),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_RG_HDCP_CKSV_LSB),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_RG_HDCP_DKSV_MSB),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_RG_HDCP_DKSV_LSB),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_RG_HDCP_CTRL),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_RG_HDCP_CMODE),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_RG_HDCP_MPRIME_MSB),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_RG_HDCP_MPRIME_LSB),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_RG_HDCP_SPRIME_MSB),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_RG_HDCP_SPRIME_LSB2),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_RG_HDCP_SPRIME_LSB1),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_RG_HDCP_RI),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_RG_HDCP_CS_MSB),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_RG_HDCP_CS_LSB),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_AUDIO_EMU0),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_AUDIO_EMU_RDATA0),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_AUDIO_EMU1),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_AUDIO_EMU2),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_AUDIO_INFOFRAME_CTRL),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_AUDIO_INFOFRAME_STATUS),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_AUDIO_INFOFRAME_HEADER),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_AUDIO_INFOFRAME_SUBPACK0_LOW),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_AUDIO_INFOFRAME_SUBPACK0_HIGH),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_AVI_INFOFRAME_CTRL),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_AVI_INFOFRAME_STATUS),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_AVI_INFOFRAME_HEADER),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_AVI_INFOFRAME_SUBPACK0_LOW),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_AVI_INFOFRAME_SUBPACK0_HIGH),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_AVI_INFOFRAME_SUBPACK1_LOW),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_AVI_INFOFRAME_SUBPACK1_HIGH),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_GENERIC_CTRL),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_GENERIC_STATUS),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_GENERIC_HEADER),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_GENERIC_SUBPACK0_LOW),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_GENERIC_SUBPACK0_HIGH),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_GENERIC_SUBPACK1_LOW),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_GENERIC_SUBPACK1_HIGH),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_GENERIC_SUBPACK2_LOW),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_GENERIC_SUBPACK2_HIGH),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_GENERIC_SUBPACK3_LOW),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_GENERIC_SUBPACK3_HIGH),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_ACR_CTRL),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_ACR_0320_SUBPACK_LOW),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_ACR_0320_SUBPACK_HIGH),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_ACR_0441_SUBPACK_LOW),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_ACR_0441_SUBPACK_HIGH),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_ACR_0882_SUBPACK_LOW),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_ACR_0882_SUBPACK_HIGH),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_ACR_1764_SUBPACK_LOW),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_ACR_1764_SUBPACK_HIGH),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_ACR_0480_SUBPACK_LOW),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_ACR_0480_SUBPACK_HIGH),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_ACR_0960_SUBPACK_LOW),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_ACR_0960_SUBPACK_HIGH),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_ACR_1920_SUBPACK_LOW),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_ACR_1920_SUBPACK_HIGH),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_CTRL),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_VSYNC_KEEPOUT),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_VSYNC_WINDOW),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_GCP_CTRL),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_GCP_STATUS),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_GCP_SUBPACK),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_CHANNEL_STATUS1),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_CHANNEL_STATUS2),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_EMU0),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_EMU1),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_EMU1_RDATA),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_SPARE),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_SPDIF_CHN_STATUS1),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_SPDIF_CHN_STATUS2),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDMI_HDCPRIF_ROM_CTRL),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_CAP),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_PWR),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_TEST),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_PLL0),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_PLL1),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_PLL2),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_CSTM),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_LVDS),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_CRCA),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_CRCB),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_BLANK),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_SEQ_CTL),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_SEQ_INST(0)),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_SEQ_INST(1)),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_SEQ_INST(2)),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_SEQ_INST(3)),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_SEQ_INST(4)),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_SEQ_INST(5)),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_SEQ_INST(6)),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_SEQ_INST(7)),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_SEQ_INST(8)),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_SEQ_INST(9)),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_SEQ_INST(10)),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_SEQ_INST(11)),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_SEQ_INST(12)),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_SEQ_INST(13)),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_SEQ_INST(14)),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_SEQ_INST(15)),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_VCRCA0),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_VCRCA1),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_CCRCA0),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_CCRCA1),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_EDATAA0),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_EDATAA1),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_COUNTA0),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_COUNTA1),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_DEBUGA0),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_DEBUGA1),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_TRIG),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_MSCHECK),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_LANE_DRIVE_CURRENT),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_AUDIO_DEBUG0),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_AUDIO_DEBUG1),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_AUDIO_DEBUG2),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_AUDIO_FS(0)),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_AUDIO_FS(1)),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_AUDIO_FS(2)),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_AUDIO_FS(3)),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_AUDIO_FS(4)),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_AUDIO_FS(5)),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_AUDIO_FS(6)),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_AUDIO_PULSE_WIDTH),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_AUDIO_THRESHOLD),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_AUDIO_CNTRL0),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_AUDIO_N),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_HDCPRIF_ROM_TIMING),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_REFCLK),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_CRC_CONTROL),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_INPUT_CONTROL),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SCRATCH),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_PE_CURRENT),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_KEY_CTRL),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_KEY_DEBUG0),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_KEY_DEBUG1),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_KEY_DEBUG2),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_KEY_HDCP_KEY_0),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_KEY_HDCP_KEY_1),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_KEY_HDCP_KEY_2),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_KEY_HDCP_KEY_3),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_KEY_HDCP_KEY_TRIG),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_KEY_SKEY_INDEX),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_AUDIO_CNTRL0),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_AUDIO_SPARE0),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_AUDIO_HDA_CODEC_SCRATCH0),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_AUDIO_HDA_CODEC_SCRATCH1),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_AUDIO_HDA_ELD_BUFWR),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_AUDIO_HDA_PRESENSE),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_INT_STATUS),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_INT_MASK),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_INT_ENABLE),
|
||||
DEBUGFS_REG32(HDMI_NV_PDISP_SOR_IO_PEAK_CURRENT),
|
||||
};
|
||||
|
||||
static int tegra_hdmi_show_regs(struct seq_file *s, void *data)
|
||||
{
|
||||
struct drm_info_node *node = s->private;
|
||||
struct tegra_hdmi *hdmi = node->info_ent->data;
|
||||
struct drm_crtc *crtc = hdmi->output.encoder.crtc;
|
||||
struct drm_device *drm = node->minor->dev;
|
||||
unsigned int i;
|
||||
int err = 0;
|
||||
|
||||
drm_modeset_lock_all(drm);
|
||||
@ -1240,176 +1410,12 @@ static int tegra_hdmi_show_regs(struct seq_file *s, void *data)
|
||||
goto unlock;
|
||||
}
|
||||
|
||||
#define DUMP_REG(name) \
|
||||
seq_printf(s, "%-56s %#05x %08x\n", #name, name, \
|
||||
tegra_hdmi_readl(hdmi, name))
|
||||
for (i = 0; i < ARRAY_SIZE(tegra_hdmi_regs); i++) {
|
||||
unsigned int offset = tegra_hdmi_regs[i].offset;
|
||||
|
||||
DUMP_REG(HDMI_CTXSW);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_STATE0);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_STATE1);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_STATE2);
|
||||
DUMP_REG(HDMI_NV_PDISP_RG_HDCP_AN_MSB);
|
||||
DUMP_REG(HDMI_NV_PDISP_RG_HDCP_AN_LSB);
|
||||
DUMP_REG(HDMI_NV_PDISP_RG_HDCP_CN_MSB);
|
||||
DUMP_REG(HDMI_NV_PDISP_RG_HDCP_CN_LSB);
|
||||
DUMP_REG(HDMI_NV_PDISP_RG_HDCP_AKSV_MSB);
|
||||
DUMP_REG(HDMI_NV_PDISP_RG_HDCP_AKSV_LSB);
|
||||
DUMP_REG(HDMI_NV_PDISP_RG_HDCP_BKSV_MSB);
|
||||
DUMP_REG(HDMI_NV_PDISP_RG_HDCP_BKSV_LSB);
|
||||
DUMP_REG(HDMI_NV_PDISP_RG_HDCP_CKSV_MSB);
|
||||
DUMP_REG(HDMI_NV_PDISP_RG_HDCP_CKSV_LSB);
|
||||
DUMP_REG(HDMI_NV_PDISP_RG_HDCP_DKSV_MSB);
|
||||
DUMP_REG(HDMI_NV_PDISP_RG_HDCP_DKSV_LSB);
|
||||
DUMP_REG(HDMI_NV_PDISP_RG_HDCP_CTRL);
|
||||
DUMP_REG(HDMI_NV_PDISP_RG_HDCP_CMODE);
|
||||
DUMP_REG(HDMI_NV_PDISP_RG_HDCP_MPRIME_MSB);
|
||||
DUMP_REG(HDMI_NV_PDISP_RG_HDCP_MPRIME_LSB);
|
||||
DUMP_REG(HDMI_NV_PDISP_RG_HDCP_SPRIME_MSB);
|
||||
DUMP_REG(HDMI_NV_PDISP_RG_HDCP_SPRIME_LSB2);
|
||||
DUMP_REG(HDMI_NV_PDISP_RG_HDCP_SPRIME_LSB1);
|
||||
DUMP_REG(HDMI_NV_PDISP_RG_HDCP_RI);
|
||||
DUMP_REG(HDMI_NV_PDISP_RG_HDCP_CS_MSB);
|
||||
DUMP_REG(HDMI_NV_PDISP_RG_HDCP_CS_LSB);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_AUDIO_EMU0);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_AUDIO_EMU_RDATA0);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_AUDIO_EMU1);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_AUDIO_EMU2);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_AUDIO_INFOFRAME_CTRL);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_AUDIO_INFOFRAME_STATUS);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_AUDIO_INFOFRAME_HEADER);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_AUDIO_INFOFRAME_SUBPACK0_LOW);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_AUDIO_INFOFRAME_SUBPACK0_HIGH);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_AVI_INFOFRAME_CTRL);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_AVI_INFOFRAME_STATUS);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_AVI_INFOFRAME_HEADER);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_AVI_INFOFRAME_SUBPACK0_LOW);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_AVI_INFOFRAME_SUBPACK0_HIGH);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_AVI_INFOFRAME_SUBPACK1_LOW);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_AVI_INFOFRAME_SUBPACK1_HIGH);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_GENERIC_CTRL);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_GENERIC_STATUS);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_GENERIC_HEADER);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_GENERIC_SUBPACK0_LOW);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_GENERIC_SUBPACK0_HIGH);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_GENERIC_SUBPACK1_LOW);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_GENERIC_SUBPACK1_HIGH);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_GENERIC_SUBPACK2_LOW);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_GENERIC_SUBPACK2_HIGH);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_GENERIC_SUBPACK3_LOW);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_GENERIC_SUBPACK3_HIGH);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_ACR_CTRL);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_ACR_0320_SUBPACK_LOW);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_ACR_0320_SUBPACK_HIGH);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_ACR_0441_SUBPACK_LOW);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_ACR_0441_SUBPACK_HIGH);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_ACR_0882_SUBPACK_LOW);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_ACR_0882_SUBPACK_HIGH);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_ACR_1764_SUBPACK_LOW);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_ACR_1764_SUBPACK_HIGH);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_ACR_0480_SUBPACK_LOW);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_ACR_0480_SUBPACK_HIGH);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_ACR_0960_SUBPACK_LOW);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_ACR_0960_SUBPACK_HIGH);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_ACR_1920_SUBPACK_LOW);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_ACR_1920_SUBPACK_HIGH);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_CTRL);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_VSYNC_KEEPOUT);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_VSYNC_WINDOW);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_GCP_CTRL);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_GCP_STATUS);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_GCP_SUBPACK);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_CHANNEL_STATUS1);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_CHANNEL_STATUS2);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_EMU0);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_EMU1);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_EMU1_RDATA);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_SPARE);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_SPDIF_CHN_STATUS1);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_SPDIF_CHN_STATUS2);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDMI_HDCPRIF_ROM_CTRL);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_CAP);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_PWR);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_TEST);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_PLL0);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_PLL1);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_PLL2);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_CSTM);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_LVDS);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_CRCA);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_CRCB);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_BLANK);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_SEQ_CTL);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_SEQ_INST(0));
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_SEQ_INST(1));
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_SEQ_INST(2));
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_SEQ_INST(3));
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_SEQ_INST(4));
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_SEQ_INST(5));
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_SEQ_INST(6));
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_SEQ_INST(7));
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_SEQ_INST(8));
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_SEQ_INST(9));
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_SEQ_INST(10));
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_SEQ_INST(11));
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_SEQ_INST(12));
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_SEQ_INST(13));
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_SEQ_INST(14));
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_SEQ_INST(15));
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_VCRCA0);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_VCRCA1);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_CCRCA0);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_CCRCA1);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_EDATAA0);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_EDATAA1);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_COUNTA0);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_COUNTA1);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_DEBUGA0);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_DEBUGA1);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_TRIG);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_MSCHECK);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_LANE_DRIVE_CURRENT);
|
||||
DUMP_REG(HDMI_NV_PDISP_AUDIO_DEBUG0);
|
||||
DUMP_REG(HDMI_NV_PDISP_AUDIO_DEBUG1);
|
||||
DUMP_REG(HDMI_NV_PDISP_AUDIO_DEBUG2);
|
||||
DUMP_REG(HDMI_NV_PDISP_AUDIO_FS(0));
|
||||
DUMP_REG(HDMI_NV_PDISP_AUDIO_FS(1));
|
||||
DUMP_REG(HDMI_NV_PDISP_AUDIO_FS(2));
|
||||
DUMP_REG(HDMI_NV_PDISP_AUDIO_FS(3));
|
||||
DUMP_REG(HDMI_NV_PDISP_AUDIO_FS(4));
|
||||
DUMP_REG(HDMI_NV_PDISP_AUDIO_FS(5));
|
||||
DUMP_REG(HDMI_NV_PDISP_AUDIO_FS(6));
|
||||
DUMP_REG(HDMI_NV_PDISP_AUDIO_PULSE_WIDTH);
|
||||
DUMP_REG(HDMI_NV_PDISP_AUDIO_THRESHOLD);
|
||||
DUMP_REG(HDMI_NV_PDISP_AUDIO_CNTRL0);
|
||||
DUMP_REG(HDMI_NV_PDISP_AUDIO_N);
|
||||
DUMP_REG(HDMI_NV_PDISP_HDCPRIF_ROM_TIMING);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_REFCLK);
|
||||
DUMP_REG(HDMI_NV_PDISP_CRC_CONTROL);
|
||||
DUMP_REG(HDMI_NV_PDISP_INPUT_CONTROL);
|
||||
DUMP_REG(HDMI_NV_PDISP_SCRATCH);
|
||||
DUMP_REG(HDMI_NV_PDISP_PE_CURRENT);
|
||||
DUMP_REG(HDMI_NV_PDISP_KEY_CTRL);
|
||||
DUMP_REG(HDMI_NV_PDISP_KEY_DEBUG0);
|
||||
DUMP_REG(HDMI_NV_PDISP_KEY_DEBUG1);
|
||||
DUMP_REG(HDMI_NV_PDISP_KEY_DEBUG2);
|
||||
DUMP_REG(HDMI_NV_PDISP_KEY_HDCP_KEY_0);
|
||||
DUMP_REG(HDMI_NV_PDISP_KEY_HDCP_KEY_1);
|
||||
DUMP_REG(HDMI_NV_PDISP_KEY_HDCP_KEY_2);
|
||||
DUMP_REG(HDMI_NV_PDISP_KEY_HDCP_KEY_3);
|
||||
DUMP_REG(HDMI_NV_PDISP_KEY_HDCP_KEY_TRIG);
|
||||
DUMP_REG(HDMI_NV_PDISP_KEY_SKEY_INDEX);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_AUDIO_CNTRL0);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_AUDIO_SPARE0);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_AUDIO_HDA_CODEC_SCRATCH0);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_AUDIO_HDA_CODEC_SCRATCH1);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_AUDIO_HDA_ELD_BUFWR);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_AUDIO_HDA_PRESENSE);
|
||||
DUMP_REG(HDMI_NV_PDISP_INT_STATUS);
|
||||
DUMP_REG(HDMI_NV_PDISP_INT_MASK);
|
||||
DUMP_REG(HDMI_NV_PDISP_INT_ENABLE);
|
||||
DUMP_REG(HDMI_NV_PDISP_SOR_IO_PEAK_CURRENT);
|
||||
|
||||
#undef DUMP_REG
|
||||
seq_printf(s, "%-56s %#05x %08x\n", tegra_hdmi_regs[i].name,
|
||||
offset, tegra_hdmi_readl(hdmi, offset));
|
||||
}
|
||||
|
||||
unlock:
|
||||
drm_modeset_unlock_all(drm);
|
||||
|
||||
Loading…
Reference in New Issue
Block a user